ಪಿಎಲ್ಎಲ್: Yes, ಮುಖ್ಯ ಉದ್ದೇಶ: Memory, DDR2, ಇನ್ಪುಟ್: SSTL-18, Put ಟ್ಪುಟ್: SSTL-18, ಸರ್ಕ್ಯೂಟ್ಗಳ ಸಂಖ್ಯೆ: 1, ಅನುಪಾತ - ಇನ್ಪುಟ್: put ಟ್ಪುಟ್: 1:10,
ಪಿಎಲ್ಎಲ್: No, Put ಟ್ಪುಟ್: Clock,
ಪಿಎಲ್ಎಲ್: Yes, ಮುಖ್ಯ ಉದ್ದೇಶ: SONET/SDH, Stratum, ಇನ್ಪುಟ್: LVCMOS, Put ಟ್ಪುಟ್: LVCMOS, LVPECL, ಸರ್ಕ್ಯೂಟ್ಗಳ ಸಂಖ್ಯೆ: 1, ಅನುಪಾತ - ಇನ್ಪುಟ್: put ಟ್ಪುಟ್: 11:13,
ಪಿಎಲ್ಎಲ್: Yes, ಮುಖ್ಯ ಉದ್ದೇಶ: SONET/SDH, Telecom, ಇನ್ಪುಟ್: LVCMOS, Put ಟ್ಪುಟ್: LVCMOS, LVPECL, ಸರ್ಕ್ಯೂಟ್ಗಳ ಸಂಖ್ಯೆ: 1, ಅನುಪಾತ - ಇನ್ಪುಟ್: put ಟ್ಪುಟ್: 6:5,
ಪಿಎಲ್ಎಲ್: Yes, ಮುಖ್ಯ ಉದ್ದೇಶ: 3G, Ethernet, SONET/SDH, ಇನ್ಪುಟ್: LVCMOS, LVDS, LVPECL, Put ಟ್ಪುಟ್: LVDS, ಸರ್ಕ್ಯೂಟ್ಗಳ ಸಂಖ್ಯೆ: 1, ಅನುಪಾತ - ಇನ್ಪುಟ್: put ಟ್ಪುಟ್: 2:2,
ಪಿಎಲ್ಎಲ್: Yes, ಮುಖ್ಯ ಉದ್ದೇಶ: SONET/SDH, ಇನ್ಪುಟ್: CMOS, Put ಟ್ಪುಟ್: CML, CMOS, ಸರ್ಕ್ಯೂಟ್ಗಳ ಸಂಖ್ಯೆ: 2, ಅನುಪಾತ - ಇನ್ಪುಟ್: put ಟ್ಪುಟ್: 3:3,
ಪಿಎಲ್ಎಲ್: Yes, ಮುಖ್ಯ ಉದ್ದೇಶ: Ethernet, SONET/SDH, Telecom, ಇನ್ಪುಟ್: LVCMOS, Put ಟ್ಪುಟ್: LVCMOS, ಸರ್ಕ್ಯೂಟ್ಗಳ ಸಂಖ್ಯೆ: 1, ಅನುಪಾತ - ಇನ್ಪುಟ್: put ಟ್ಪುಟ್: 11:10,
ಪಿಎಲ್ಎಲ್: Yes, ಮುಖ್ಯ ಉದ್ದೇಶ: Ethernet, SONET/SDH, ಇನ್ಪುಟ್: CML, Put ಟ್ಪುಟ್: CML, ಸರ್ಕ್ಯೂಟ್ಗಳ ಸಂಖ್ಯೆ: 1, ಅನುಪಾತ - ಇನ್ಪುಟ್: put ಟ್ಪುಟ್: 2:2,